Ingeniero RTL ASIC Senior para SoC de alto rendimiento

Grupo Oesía en Madrid busca un ingeniero/a de diseño digital ASIC para unirse a un equipo multidisciplinar.

Diseñarás, desarrollarás e integrarás soluciones tecnológicas para proyectos de alto valor, participando en verificación y validación temprana.

Se valorará experiencia en Verilog/SystemVerilog, RTL y herramientas EDA Cadence/Synopsys.

Se trabajará con arquitecturas ARM o RISC-V y en entornos de fabricación avanzada (22-65 nm).

J-18808-Ljbffr